新技術(shù)條件下數(shù)字電路教學(xué)改革新策略

　　又到了一年一度的寫畢業(yè)論文的時候了，很多大學(xué)生都無從下筆，在這里小編直接送上機(jī)電一體化畢業(yè)論文一篇，希望能夠幫到大家!

　　摘要：在數(shù)字電路課程的教學(xué)中，應(yīng)該對傳統(tǒng)手工設(shè)計方法、門電路內(nèi)部結(jié)構(gòu)、脈沖波形產(chǎn)生和整形等傳統(tǒng)過時的舊技術(shù)與方法進(jìn)行適當(dāng)刪減，同時融入EDA等現(xiàn)代電子新技術(shù)和新方法，增強(qiáng)數(shù)字電路課程的時代感和實用性，提高學(xué)生的創(chuàng)新意識和應(yīng)用能力。

　　關(guān)鍵詞：數(shù)字電路 教學(xué)改革 電子設(shè)計 EDA技術(shù)

　　緒論

　　隨著現(xiàn)代電子技術(shù)的高速發(fā)展，以大規(guī)模可編程技術(shù)、嵌入式系統(tǒng)等為核心的最新科技學(xué)科已經(jīng)普遍出現(xiàn)在了高等教育的課程設(shè)置中，這些學(xué)科技術(shù)引領(lǐng)著未來電子技術(shù)的發(fā)展方向。電子技術(shù)專業(yè)的重要基礎(chǔ)課――“數(shù)字電路”的地位和重要性也被推到了前所未有的高度，同時也對這一課程的教學(xué)內(nèi)容提出了極大的挑戰(zhàn)。然而，目前國內(nèi)多數(shù)高校該課程的教學(xué)內(nèi)容幾乎仍停留在上個世紀(jì)八九十年代，并仍以那個年代的手工數(shù)字設(shè)計技術(shù)為核心教學(xué)內(nèi)容與考核內(nèi)容。這就導(dǎo)致了學(xué)生的設(shè)計能力較低，缺乏自主創(chuàng)新能力與意識，無法適應(yīng)現(xiàn)代企業(yè)和社會的需要。當(dāng)然也有好些教材也將VHDL等EDA內(nèi)容加到課程內(nèi)容中，但目前的數(shù)字電路教學(xué)體系還是呈現(xiàn)一種拼接的模式，整體內(nèi)容缺少因果鏈接。①因此改革數(shù)字電路中過時的內(nèi)容、將先進(jìn)的電子設(shè)計自動化(EDA)技術(shù)系統(tǒng)地融入到數(shù)字電路課程中，是數(shù)字電子技術(shù)發(fā)展的必然選擇。

　　1、傳統(tǒng)舊技術(shù)與方法的取舍

　　數(shù)字電路中有一些傳統(tǒng)的技術(shù)與方法，在現(xiàn)代企業(yè)的電子設(shè)計中已經(jīng)沒有用武之地。學(xué)生花大量時間學(xué)習(xí)這些落后和被淘汰的知識和方法，是得不償失的，不僅耗費學(xué)生的精力和時間，妨礙新技術(shù)的學(xué)習(xí)，更是對國家和社會資源的浪費。對這些過時的內(nèi)容，我們要對其進(jìn)行適當(dāng)?shù)膭h減，使教學(xué)內(nèi)容適應(yīng)時代的發(fā)展需要。

　　1.1 傳統(tǒng)手工設(shè)計方法

　　傳統(tǒng)手工設(shè)計方法的內(nèi)容包括以卡諾圖為工具的邏輯函數(shù)化簡、小規(guī)模門電路組成的組合邏輯電路分析與設(shè)計以及由觸發(fā)器及門電路構(gòu)成的時序邏輯電路的分析與設(shè)計等。這部分內(nèi)容在數(shù)字電路課程中占據(jù)了主要的內(nèi)容與篇幅，這在上個世紀(jì)八九十年代自動化設(shè)計還不流行的時候是合適的，因為那時候的電氣產(chǎn)品及自動化控制電路很多都是采用中小規(guī)模的數(shù)字集成電路完成設(shè)計的，而現(xiàn)在的電子產(chǎn)品及控制電路，已經(jīng)幾乎見不到中小規(guī)模數(shù)字集成電路的影子，取而代之的是微處理器(含嵌入式處理器)以及大規(guī)模可編程器件、DSP等，只是在接口及驅(qū)動電路上還能偶爾見到中小規(guī)模數(shù)字電路。比如現(xiàn)代的家電產(chǎn)品洗衣機(jī)、空調(diào)、電視等都用到了微處理器控制，手機(jī)、導(dǎo)航儀等電子產(chǎn)品則用到了嵌入式處理器，語音、圖像識別等產(chǎn)品則用到了DSP(數(shù)字信號處理器)，而在機(jī)頂盒、調(diào)制解調(diào)器等產(chǎn)品中則用到了FPGA等大規(guī)模可編程器件。采用中小規(guī)模數(shù)字電路設(shè)計的電子產(chǎn)品，還沒上市就已經(jīng)是落后的。

　　1.2 邏輯門內(nèi)部電路結(jié)構(gòu)原理

　　門電路一章的教學(xué)應(yīng)以集成門的外部特性教學(xué)為主，讓學(xué)生看到門電路的真值表就能夠應(yīng)用該電路，而不管該電路的內(nèi)部結(jié)構(gòu)如何。傳統(tǒng)教學(xué)內(nèi)容通常是以反相器為例，分析電路的內(nèi)部結(jié)構(gòu)和工作原理，進(jìn)而得到其邏輯功能，而對其外部特性及接口參數(shù)則認(rèn)為是死記硬背、枯燥的東西就一筆帶過。而實際上我們應(yīng)用數(shù)字電路設(shè)計實際的數(shù)字系統(tǒng)考慮得最多的除了器件的邏輯功能就是外部特性和接口參數(shù)，而內(nèi)部電路結(jié)構(gòu)怎樣、如何工作基本上無需考慮。而且內(nèi)部電路的分析對于學(xué)生來說難度較大、理解困難，完全沒有必要讓學(xué)生把時間和精力浪費在這種沒有實際意義的知識的學(xué)習(xí)上。因此在內(nèi)容安排上，應(yīng)著重介紹各種門電路的外部特性和接口參數(shù)，讓學(xué)生學(xué)會在實踐中正確選擇和使用合適的集成電路，設(shè)計出能適應(yīng)實際環(huán)境和應(yīng)用的優(yōu)秀電路。

　　1.3 脈沖波形的產(chǎn)生和整形

　　“脈沖波形的產(chǎn)生和整形”這部分內(nèi)容其實和“數(shù)字邏輯”沒有直接關(guān)系，實際上是屬于模擬電路的內(nèi)容。只不過在模擬電路中，波形的產(chǎn)生完全是用模擬的電路來實現(xiàn)，而在目前多本數(shù)字電路教材中，則是采用門電路加模擬的阻容元件來實現(xiàn)的，實質(zhì)上是把門電路當(dāng)集成放大器來應(yīng)用。而這種應(yīng)用是和“數(shù)字”的概念相背離的，不利于學(xué)生對“數(shù)字邏輯”的學(xué)習(xí)。這部分內(nèi)容的另一個重點是對“555”時基電路的介紹。其實這個555時基電路是上個世紀(jì)70年代的產(chǎn)物，距今已有40多年的歷史，在集成芯片技術(shù)飛速發(fā)展的今天，它已經(jīng)完全沒有了用武之地。對于學(xué)生來說，那么多新知識新技術(shù)要學(xué)，再花時間精力學(xué)習(xí)“555”時基電路，那就是舍本逐末了。

　　2、新技術(shù)與新方法的應(yīng)用

　　2.1 新技術(shù)的優(yōu)勢

　　當(dāng)前的電子新技術(shù)主要包括EDA技術(shù)、實時軟件仿真技術(shù)、先進(jìn)自動化繪圖與制板技術(shù)等。EDA即電子設(shè)計自動化技術(shù)，是一種基于軟硬件平臺，通過軟件的方法來高效地完成硬件設(shè)計的計算機(jī)技術(shù)。EDA技術(shù)已成為電子系統(tǒng)設(shè)計的重要手段，它采用“自頂向下”的設(shè)計方法，利用功能強(qiáng)大的計算機(jī)，在EDA工具軟件平臺上，以硬件描述語言(HDL)為主要設(shè)計手段，以大規(guī)模可編程器件(CPLD或FPGA)為載體，完成電子系統(tǒng)的功能設(shè)計。這種硬件電路的軟件化設(shè)計，已經(jīng)完全改變了數(shù)字設(shè)計的整個面貌。

　　2.2 融入EDA等新技術(shù)的教學(xué)內(nèi)容安排

　　傳統(tǒng)的數(shù)字電路內(nèi)容主要包括邏輯代數(shù)、門電路、組合邏輯設(shè)計、觸發(fā)器、時序邏輯設(shè)計、存儲器與可編程器件等，實踐過程中，我們削減了一些陳舊過時的內(nèi)容，增加了VHDL硬件描述語言、QuartusII電子開發(fā)平臺、FPGA/CPLD大規(guī)模可編程器件等EDA技術(shù)內(nèi)容。我們強(qiáng)調(diào)VHDL硬件描述語言是設(shè)計數(shù)字電路的語言工具，與邏輯代數(shù)這一分析設(shè)計數(shù)字電路的數(shù)學(xué)工具同等重要，并放在同一章節(jié)進(jìn)行講解。而基于VHDL的相關(guān)電路描述與設(shè)計則結(jié)合相關(guān)的內(nèi)容，穿插到各個章節(jié)中進(jìn)行詳細(xì)講述。QuartusII則是將VHDL設(shè)計變成電路實現(xiàn)的中間平臺與工具，將這部分內(nèi)容放到實驗環(huán)節(jié)中講解。FPGA/CPLD大規(guī)模可編程器件是實現(xiàn)VHDL設(shè)計的載體，與存儲器放在同一章中講解。

　　我們立足于數(shù)字邏輯設(shè)計的基本原理，將EDA技術(shù)融入到數(shù)字電路課程中，將這些原理與現(xiàn)代的工具與實踐技術(shù)相結(jié)合，提高了畢業(yè)學(xué)生的電子設(shè)計技術(shù)水準(zhǔn)，也極大地豐富了數(shù)字電路課程的教學(xué)內(nèi)容。

　　2.3 新技術(shù)與傳統(tǒng)教學(xué)方法的融合

　　在數(shù)字電路課程的教學(xué)中，我們除了在教學(xué)內(nèi)容上增加EDA等電子新技術(shù)內(nèi)容外，在教學(xué)方法上，我們更注重新技術(shù)、新方法的與傳統(tǒng)知識的融合與因果鏈接。以加法器的學(xué)習(xí)為例，我們把加法器劃分為難易不同的功能模塊：半加器、全加器、4位加法器、8位乘法器，然后把不同功能模塊的描述方式(包括真值表、邏輯表達(dá)式、波形圖、卡諾圖等傳統(tǒng)的描述方式以及現(xiàn)代先進(jìn)的VHDL描述等)和實現(xiàn)方式(包括傳統(tǒng)的集成門電路實現(xiàn)以及現(xiàn)代的大規(guī)模可編程器件、微處理器實現(xiàn)等)及各種方式的特點一一列舉并對比講解，也讓學(xué)生的發(fā)揮和補(bǔ)充，期間充分運(yùn)用各種仿真軟件和開發(fā)工具進(jìn)行仿真和實驗演示，讓學(xué)生對各模塊的描述方法、實現(xiàn)方式及特點深刻理解。如對加法器的一種擴(kuò)展――8位乘法器，學(xué)生很容易就明白，用傳統(tǒng)描述方式無法去描述，而用VHDL描述卻只用一句“y<=a*b”就能完成;在實現(xiàn)方式上，用傳統(tǒng)集成門電路實現(xiàn)8位乘法器雖然理論上可以實現(xiàn)，但是卻需用到幾百個集成門，電路復(fù)雜，成本高，速度慢，可靠性低。而用大規(guī)模可編程器件實現(xiàn)時卻只需用一塊最簡的CPLD芯片就能實現(xiàn)，成本低、速度快、可靠性也高。在數(shù)字電路教學(xué)中引入EDA技術(shù)，其強(qiáng)大的仿真功能很容易把實踐帶入課堂、帶入教學(xué)的每一個環(huán)節(jié)，使得理論與實踐能夠緊密結(jié)合。

　　3、結(jié)束語

　　通過刪減過時內(nèi)容并引入EDA等現(xiàn)代數(shù)字電子新技術(shù)和新方法，提前至大二開設(shè)數(shù)字電路課程，保持學(xué)生從大一開始的一貫學(xué)習(xí)熱情和積極性，保證專業(yè)課學(xué)習(xí)的效果。同時也使學(xué)生有能力提早進(jìn)入大學(xué)生課外科技活動，并在數(shù)字電路的基礎(chǔ)理論、實踐能力和創(chuàng)新精神等方面都有進(jìn)步，提高了學(xué)生現(xiàn)代數(shù)字電子技術(shù)應(yīng)用水平和工程實踐能力。通過對課程的改革，也完善和發(fā)展了數(shù)字電路課程的建設(shè)，使之適應(yīng)現(xiàn)代電子技術(shù)高速發(fā)展的要求和社會的實際需要。

【新技術(shù)條件下數(shù)字電路教學(xué)改革新策略】相關(guān)文章：

最新技術(shù)合同06-30

新技術(shù)新業(yè)務(wù)匯報總結(jié)12-09

教學(xué)改革的培訓(xùn)心得12-13

最新技術(shù)員述職報告08-23

高新技術(shù)合同04-26

新技術(shù)咨詢合同11-16

新技術(shù)協(xié)議書01-16

新技術(shù)咨詢合同11-16

最新技術(shù)監(jiān)督工作總結(jié)03-29

最新技術(shù)服務(wù)合同11-28